个人简历

下载 PDF 版本

教育背景

• 东南大学，无锡，中国
  • 集成电路工程 硕士，2026–2029（预计）
  • 研一，集成电路学院；E3DA 实验室
• 武汉理工大学，武汉，中国
  • 集成电路设计与集成系统 学士，2022–2026
  • GPA：4.285/5.0；排名：1/35
  • 主修课程：数字电子技术（94/100）、数字集成电路（92/100）、电路原理（99/100）

研究兴趣

• 先进封装可测试性设计（DFT）
• 芯片安全与可靠性
• 2.5D/3D 集成系统 EDA 与优化
• 多物理场感知规划

实习经历

EDA工程实习生 — 宁波比昂芯科技-先进封装规划组

2026年3月–2026年8月

• 学习并改进面向 C4 凸块扇出、TSV 分配、RDL 通孔分配及粗粒度功率完整性估计的 C++ 规划流程。
• 研究基于网格的资源规划、金属密度评估、电流密度约束及物理尺度几何分析。
• 围绕核心规划函数构建单元级验证，支撑可靠的算法迭代。
• 产出论文：（ICCAD，n作，已录用）

测试研发实习 — 武汉飞恩微电子

2025年12月–2026年2月

• 支持传感器产品的测试与调试，涵盖数字接口、校准、温度补偿及异常分析。
• 积累了混合信号测量链、自动化测试流程及工程文档方面的实践经验。

科研项目

电热感知的测试访问调度

独立研究项目，2026

• 针对 IEEE 1838 测试访问架构，建模测试任务、串行与并行访问资源、功耗约束及一阶热行为。
• 开发合法调度器、校验检查及实验流水线，用于对比完工时间、峰值功率、峰值温度及约束违规情况。
• 产出论文：。。。（ATS，独立一作，在投）。

基于 FPGA 的可测试性设计

本科毕业论文，2025–2026

• 使用 Verilog 设计并实现了扫描链、基于 LFSR/MISR 的 BIST 流程、故障注入及测试控制逻辑。
• 通过仿真与 FPGA 原型验证设计，集成 UART 和 LED 接口用于测试执行与结果上报。
• 优秀毕业论文。

代表性工程项目

基于 ATE 平台的自动化 IC 测试

核心成员，2025年3月–8月

• 开发了从数据手册分析、测试建模到测试向量生成、自动判定及覆盖率分析的端到端工作流。
• 在 ST3020 平台上集成数字资源、精密测量单元和继电器控制，支持数字、模拟及混合信号器件测试。
• 通过扫描步长和采样策略优化，将部分参数测试的运行时间缩短最高达 85%。
• 该项目获得第九届全国大学生集成电路创新创业大赛 全国二等奖。

基于 V2X 的医院周边交通优化

项目负责人，2025年2月–7月

• 主导设计了车–路–云–图协同系统，实现救护车优先通行与交通流优化。
• 集成了多源定位、交通流预测、基于强化学习的信号控制及 ROS 车辆原型。
• 该项目获得第十二届大唐杯全国通信技术大赛 全国三等奖。

荣誉与奖项

• 国家奖学金，中华人民共和国教育部，2023
• 全国二等奖，第九届全国大学生集成电路创新创业大赛，2025
• 全国三等奖，第十五届全国大学生数学竞赛，2024
• 全国三等奖，第十二届”大唐杯”全国大学生新一代信息通信技术大赛，2025
• 校三好学生，武汉理工大学，三次
• 优秀志愿者，中国荆州

专业技能

• 编程与 HDL： C/C++、Python、Verilog/SystemVerilog、Tcl、MATLAB
• EDA 与 FPGA 工具： Synopsys VCS、Verdi、Design Compiler；PT；ModelSim；
• 方法： DFT、STA、ATE 测试、多物理场耦合芯粒EDA
• 工程环境： Linux、Git、自动化实验、技术文档

语言能力

• 中文：母语
• 英语：CET-6 533、CET-4 554

最后更新：2026年8月。